LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Опис

Семејството MachXO2 на ултра ниска моќност, инстант-вклучени, неиспарливи PLD има шест уреди со густина кои се движат од 256 до 6864 табели за пребарување (LUT).Покрај LUT-базирана, евтина програмабилна логика, овие уреди имаат вградена блок RAM (EBR), дистрибуирана RAM меморија, корисничка флеш меморија (UFM), фази заклучени јамки (PLLs), претходно инженерска синхрона I/O поддршка за извор, напредна поддршка за конфигурација вклучувајќи можност за двојно подигање и зацврстени верзии на најчесто користените функции како што се SPI контролер, контролер I2 C и тајмер/бројач.Овие карактеристики овозможуваат овие уреди да се користат во ниска цена, голем обем на потрошувачки и системски апликации.Уредите MachXO2 се дизајнирани на неиспарлив процес со мала моќност од 65 nm.Архитектурата на уредот има неколку карактеристики како што се програмабилни влезни/излезни диференцијални влезови со низок замав и можност за динамично исклучување на I/O банки, PLL на чип и осцилатори.Овие карактеристики помагаат во управувањето со статичката и динамичката потрошувачка на енергија што резултира со мала статичка моќност за сите членови на семејството.Уредите MachXO2 се достапни во две верзии - уреди со ултра ниска моќност (ZE) и уреди со високи перформанси (HC и HE).Уредите со ултра мала моќност се нудат во три степени на брзина –1, –2 и –3, а најбрзите се –3.Слично на тоа, уредите со високи перформанси се нудат во три степени на брзина: –4, –5 и –6, а најбрзите се –6.HC уредите имаат внатрешен линеарен регулатор на напон кој поддржува надворешни напони за напојување VCC од 3,3 V или 2,5 V. Уредите ZE и HE прифаќаат само 1,2 V како надворешен напон на напојување VCC.Со исклучок на напонот за напојување, сите три типа уреди (ZE, HC и HE) се функционално компатибилни и компатибилни со иглички едни со други.MachXO2 PLD се достапни во широк опсег на напредни пакети без халогени кои се движат од заштеда на простор 2,5 mm x 2,5 mm WLCSP до 23 mm x 23 mm fpBGA.Уредите MachXO2 поддржуваат миграција на густина во истиот пакет.Табелата 1-1 ги прикажува LUT густините, пакетите и опциите за влез/излез, заедно со други клучни параметри.Претходно дизајнираната синхрона логика на изворот имплементирана во семејството на уреди MachXO2 поддржува широк опсег на стандарди за интерфејс, вклучувајќи LPDDR, DDR, DDR2 и 7:1 опрема за приказ на I/O.